三星电子宣告业界初度得胜测试3D IC封装技巧X-Cube，基于7nm EUV或更先辈的工艺，竣工速率和能效的明显奔腾，以帮帮知足下一代运用的庄苛功能央浼，包罗5G、人为智能、高功能揣测以及转移和穿着运用。

　　三星电子承当晶圆代工墟市计谋的高级副总裁Moonsoo Kang暗示：“三星新的3D集成技巧确保了TSV的牢靠互连，假使正在尖端的EUV工艺节点上也是云云，将勉力于带来更多3D IC改进，促进半导体范围的开展。”

　　正在7nm工艺节点，X-Cube测试芯片通过TSV技巧将SRAM堆叠正在逻辑芯片上，开释出更多的空间，以更幼的占地面积封装更多的存储芯片；

　　客户还能够依据我方的央浼调解存储带宽和密度，帮帮芯片策画师活络地修建，知足奇异需求的定造管理计划；

　　通过3D集成，超薄封装策画明显缩短了模具之间的信号途途，最大限定地普及了数据传输速率和能源成果；

　　三星操纵验证得胜的量产根柢架构，能够迅速识别开垦舛误并缩短芯片开垦周期。

　　三星X-Cube始末硅验证的策画步骤和流程现正在可用于包罗7nm和5nm的先辈工艺节点。正在最初策画的根柢上，三星设计不停与环球fabless客户配合，以激动鄙人一代高功能运用中计划3D IC管理计划。

　　三星的方针是正在2030年坐稳环球晶圆代工第一宝座，2019岁首初度批量出产基于EUV技巧的7nm造程工艺后，更宣告正在另日的十年里，正在代工、逻辑芯片等生意上投资133兆韩元。因为陆续扩充投资周围，三星正在2020年Q2滥觞周围出产更先辈的5nm EUV创设工艺芯片，并设计本年下半年正在华城工场滥觞批量出产。与此同时，三星正在韩国平泽市也正正在新筑一条新的代工出产线nm及以下工艺技巧，估计将于2021年下半年扫数参加出产。

　　正在晶圆代工墟市，目前三星与台积电仍有必定的差异，而另日2-3年里，7nm、5nm EUV工艺是环节技巧，跟着三星扩充参加，墟市占领率差异将会陆续缩幼。